其集成式内存控制器可以操作处理16MB到256MB的统一标准型DDR SDRAM内存系统。以最高400MHz的时钟速度使用32位宽数据，数据率最高可达1.6Gbps。
如上所述，兼容各种编解码器和格式标准是必需的。
TriMedia内核可兼容所有主流的音频和视频标准，包括MPEG-2、MPEG-4、DV、RealNetworks和DivX-5。对于音频应用，它提供八进制的数字音频输入及S/PDIF(杜比数字)输入和输出。其他几项特性包括：
1. 针对DVD播放功能的32位、33MHz集成式DVD解扰器；
2. 带集成PCI总线仲裁器的MHz PCI 2.2接口，最多4个主接口；
3. 16个专门的通用I/O针脚，适合用作软件I/O针脚、外部中断针脚、用于系统事件计时器/计数器的时钟源/门，以及模拟高速串行协议；
4. 各种视频功能。
RISC内核
RISC内核用作控制器使其功能更为通用。但是，因外围设备很多而且要求苛刻，其性能并不能缩水。RISC内核可运行操作系统、执行某种应用软件、监控系统调试情况，通常还会处理图形用户界面(GUI)。
它还控制I/O块，例如UART、USB内核和蓝牙内核，并处理所有内存管理。
通常选择32位内核，例如ARM926EJ(时钟速度为150MHz或更高，并具有多管道和高速缓存相当大等架构特性)，与多数SoC上的DSP共同分担CPU任务。
ARM926EJ结构简图如图1所示。
集成化平台
将DSP和RISC核心以及RTOS与流媒体软件架构集成在一起的平台策略，似乎是车载信息娱乐系统必然的选择。不论对每个组件，还是对平台，娱乐系统专业技术都极为关键。
例如，SoC平台(如飞利浦半导体公司的Nexperia汽车平台)可接收、解码、后期处理并显示具有不同格式的多个视频数据流，包括支持无线电、多通道音频和视频源。
为处理流媒体，需进行以下架构创新：
1. 采用高级通信和同步技术的统一标准内存架构；
2. 确保系统可预测性、易于编程、与ISV协同工作及所承诺的实时行为的基础设施架构；
3. 与硬件架构互补的软件架构。
在Nexperia汽车平台中，ARM内核处理高级OS、控件和应用软件。TriMedia内核处理无线电接收所需的音频和信号处理，以及视频(如果适用)的压缩和解压缩，及其他数据密集型处理任务。两个CPU都是单一集成系统的一部分。
共享统一的内存使其可以有效地通信，以简单的方式共享数据，并可大幅降低内存成本——对于非常占用内存的应用程序效果显著。
每个处理器内核几乎可以寻址任何外围设备——但每个外围设备都分配给其中一个内核的任务域。这样，通过分离应用中的问题(流媒体与控制任务)，可保证汽车应用程序实时行为的整体系统性能。
在高层级角度，Nexperia汽车架构包括三个任务域(参见图2)。主干是基础架构，其将外部SDRAM和SoC外围设备连接，以实现高处理量和低延迟访问。
剩余两个域是ARM基础架构，其将ARM内核连接到其域中的外围设备。TriMedia内核采用相同的方法。这使得处理器无需多余的干预，即可执行特定域处理。此外，该基础架构包括连接ARM和TriMedia总线的交叉桥，使每个处理器的内存映射I/O访问能够控制或观察到所有外围设备的状态。
应用图表中定义了不同CPU之间的通信和流路径。它由流框架提供支持，并根据平台要求的处理类型进行配置。根据当时正在处理的数据类型，可以动态创建、连接、配置及破坏专用的信号处理模块。如此便可实现平台的轻松编程和模块的快速集成。
TriMedia流框架和ARM高级OS与基础架构紧密连接，以确保系统的可预测性。根据函数类型，必须针对计时要求进行权衡折衷，例如无线电和TV接收的硬实时状况、视频和媒体支持功能的软实时状况，以及“尽力”获取接入服务。
该基础架构还能够与独立软件供应商(ISV)协同工作，并保证实时行为。这种稳健性在汽车领域是不可或缺的。
Nexperia平台实际上早就参与了下一代DSP/RISC SoC的研究发展，其将信号处理分派给多个内核，每个内核都由专门的硬件加速器提供支持，这些加速器均由设计者使用高级编程语言(如C语言)进行软件配置。
（征集文章出处，请与本网站联系。）
